FPGA разработчик( «Крафтвэй корпорэйшн ПЛС» )

04 Октября

Партнерские Вакансии

Компания "«Крафтвэй корпорэйшн ПЛС»"

В поиске FPGA-разработчика для решения задач прототипирования отдельных частей и/или всей микросхемы на FPGA.

Задачи:
1. Интеграция крупных и сложных RTL модулей в FPGA прототипы с последующей сборкой битстримов
и решением проблем площади, таймингов и т.д.
2. Разработка RTL "glue logic", т.е. связующей логики для интеграции FPGA-специфичных модулей
в общий дизайн проекта вместо ASIC-специфичных модулей.
3. Интеграция ILA, внутрисхемная отладка.
4. Активное взаимодействие с frontend и backend разработчиками ASIC.
5. Активное взаимодействие c embedded программистами, поддержка в запуске и отладке прототипов.
6. Разработка кастомных физ. уровней (PHY), в т.ч. на базе высокоскоростных трансиверов (GTH, GTY).

Наши требования:

1. Уверенное владение языком Verilog/SystemVerilog (предпочтительно применение SystemVerilog).
2. Знание языка tcl, достаточное для взаимодействия с Vivado.
3. Опыт работы с Xilinx Vivado в gui и batch режиме (project/non-project flow).
4. Разработка RTL кода в соответствии с принятым в компании код-стайлом.
5. Понимание архитектуры FPGA, включая принципы функционирования отдельных примитивов, таких как LUT6, Flip-Flop, Carry Logic, BRAM, DSP, Idelay/Odelay, ISERDES/OSERDES и т.д.
6. Опыт работы с Xilinx Ultrascale/Ultrascale+, знакомство с особенностями архитектуры данных семейств FPGA.
7. Навыки разработки констрейнов для интеграции RTL модулей внутри FPGA и при взаимодействии с внешними устройствами посредством различных интерфейсов.

Будет плюсом

Уверенные навыки применения измерительных устройств: мультиметр, осциллограф, логический анализатор.
Опыт работы с JTAG. Знакомство с OpenOCD. Навыки отладки процессорных систем через JTAG.
Наличие собственных проектов на GitHub для оценки качества кода, архитектуры.
Базовые знания языка C.
Опыт работы с Linux.
Опыт работы с системой контроля версий Git (GitLab).
Навыки работы с продуктами Atlassian (Jira, Confluence).
Опыт работы с современными Enterprise HDL-симуляторами (Cadence Xcelium / Synopsys VCS).
Навыки работы с PCI-Express и сетевыми интерфейсами (xxMII, SFI, SFP).

Условия:
Офис:
В районе метро Алексеевская в Москве.
Готовы предложить гибридную схему.
Мы готовы поговорить со специалистами различного уровня опыта и знаний.
С соответствующим уровнем вознаграждения.

Всё конечно в белую.
ДМС, ИТ-аккредитация.