Разработчик цифровых схем

Разработка чипсета для WiFi (IEEE802.11a,b,g)
Функциональная верификация Verilog RTL проектов заказчика.
Верификация front-view цифровых библиотек для САПР Cadence, Synopsys, MentorGraphics для компаний Motorola, Fresscale

Разработка и верификация Verilog RTL моделей IP core 32-х разрядного процессора, I D Cache, MMU, контроллеров прерываний и памяти для системы на чипе.

Разработка и верификация VHDL RTL моделей IP core, контроллера PCI для платформы SPARC с системной шиной AMBA.
Разработка и верификация VHDL RTL моделей блоков для системы видеоконференц-связи на основе стандарта МPEG2.
Разработка и верификация VHDL RTL моделей речевого кодера G723 MKKTT.